ID do artigo: 000076184 Tipo de conteúdo: Mensagens de erro Última revisão: 15/11/2011

Mensagem de erro para ciclos de resuspensão automática de energia não indica intervalo válido

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Para interfaces de memória externa que visam a interface de memória dura recursos de Arria dispositivos V ou Cyclone V, se você especificar um Automático inválido Valor de ciclos de reposição de energia de 51 ou superior, uma mensagem de erro aparece, mas não o informa sobre a faixa legal de valores. Também você não será capaz de gerar seu design.

Este problema afeta as interfaces DDR2 e DDR3 baseadas no UniPHY Arria V ou Cyclone V, com o parâmetro Habilitar interface de memória difícil ligado.

Este problema será corrigido em uma versão futura do DDR2 e Controlador SDRAM DDR3 com UniPHY.

Resolução

Este problema não tem solução.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Cyclone® V e FPGAs SoC
FPGAs Arria® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.