ID do artigo: 000076210 Tipo de conteúdo: Mensagens de erro Última revisão: 03/08/2014

Erro: dma_0_control_port_slave_translator.avalon_anti_slave_0: master without waitrequest deve corresponder aos parâmetros e portas do slave dma_0_control_port_slave_translator_avalon_anti_slave_0_agent.av

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá esse erro ao gerar um endereço de 64 bits Avalon® Hard IP de memória mapeada para o projeto PCI Express® com a função DMA scatter gather (SGDMA).

O erro deve mencionar que o SGDMA não suporta endereçamento de 64 bits.

Resolução

Não use a função SGDMA com endereços de IP Hard PCI de 64 bits. Mude o Hard IP para PCI Express para endereçamento de 32 bits.

Produtos relacionados

Este artigo aplica-se a 7 produtos

FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.