ID do artigo: 000076222 Tipo de conteúdo: Solução de problemas Última revisão: 12/10/2011

Qsys: o período de clock de um BFM de fonte Altera Avalon clock gerado pela Qsys não é preciso

Ambiente

    Intel® Quartus® II Subscription Edition
    Velocidade do
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

O período de clock de um barramento Altera Avalon fonte do clock funcional o modelo (BFM) gerado pela Qsys não é preciso. Se você configurar o seu projetar com a fonte padrão do clock e, em seguida, gerar o Qsys testbench modelo de simulação do sistema e do testbench, o Qsys do testbench gerado o sistema usa o BFM Altera Avalon fonte do clock (altera_avalon_clock_source) como fonte do relógio.

Resolução

Para corrigir o período de clock:

  1. Abra o arquivo altera_avalon_clock_source.sv gerado em < diretório de saída Qsys>/simulação/submodules.
  2. Mude para ‘timescale 1ns/1ns ‘timescale 1ns/1ps. Se você precisar de uma unidade de tempo menor, use ‘timescale 1ns/1fs.
  3. Mude para localparam CLOCK_PERIOD = 1000/CLOCK_RATE; localparam CLOCK_PERIOD = 1000.000000/CLOCK_RATE;.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.