ID do artigo: 000076238 Tipo de conteúdo: Mensagens de erro Última revisão: 02/06/2014

Erro interno: subsistema: SIN, Arquivo: /quartus/tsm/sin/sin_micro_tnodes_dag.cpp, Linha: 626

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este erro pode ser visto na versão(s) 12.0sp2 do software Quartus® II e anterior ao executar o EDA Netlist Writer para criar modelos IBIS para projetos voltados para a família Arria® V.

 

Este erro é acionado se a lista de portas do arquivo de design de nível superior contiver pares de pinos diferenciais e o pino negativo (n) estiver listado antes do pino positivo (p) do mesmo par.

 

Resolução

Para resolver este problema na versão 12.0SP2 e anterior do software Quartus II, certifique-se de que seu arquivo de projeto de nível superior lista o pino (p) positivo dos pares diferenciais antes do pino de complemento negativo (n).
 
Este problema está programado para ser corrigido em uma versão futura do software Quartus II.


 

 

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.