ID do artigo: 000076246 Tipo de conteúdo: Solução de problemas Última revisão: 23/09/2020

<your_ip>O arquivo .regmap não gerado ao usar o hard IP Stratix® 10 E-Tile para Ethernet Intel® FPGA IP e CPRI CPRI CPRI core E-Tile é gerado?</your_ip>

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

UG-20160 | versões 2020.06.29 e anteriores indicam que o arquivo .regmap será criado ao gerar o Hard IP de Stratix® 10 E-Tile para Ethernet Intel® FPGA IP e E-Tile CPRI PHY IP Core. Isso está incorreto. O arquivo .regmap não é gerado.

Resolução

Este erro foi removido da tabela Arquivos gerados pelo IP Core , atualizado para a versão 20.2 do Intel® Quartus® Prime Design Suite.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX
FPGA Intel® Stratix® 10 DX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.