ID do artigo: 000076251 Tipo de conteúdo: Solução de problemas Última revisão: 19/06/2020

Por que a configuração de bits da configuração do clock do Avalon® -ST Intel® Stratix® 10 hard IP para PCI Express e Avalon® -MM Intel® Stratix® 10 Hard IP para PCI Express é sempre 0, independentemente da configuração no Catálogo IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com o Hard IP do Avalon® -ST Intel® Stratix® 10 para PCI Express e Avalon® -MM Intel® Stratix® 10 Hard IP para PCI Express na Intel® Quartus® Prime Pro Edition Software versão 19.4, o bit Configuração do clock do slot (bit 12) no registro de Status do Link para PCI Express é sempre configurado como 0. Esse problema pode ser visto tanto em simulação quanto em hardware.

Resolução

Não há nenhuma solução alternativa.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX
FPGA Intel® Stratix® 10 DX
FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.