ID do artigo: 000076268 Tipo de conteúdo: Mensagens de erro Última revisão: 30/11/2016

Erro: o nó do bloco DO FIFO USERDES 'lvds_rx:inst|altlvds_rx:ALTLVDS_RX_component|lvds_rx_lvds_rx:auto_generated|sd2' não está conectado corretamente na porta 'WRITECLK'.

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você encontrará este erro de síntese se você conectar um PLL e ALTLVDS_RX megafunção no modo PLL externo, e a comutação do clock PLL estiver habilitada. Este erro ocorre porque o software Quartus® II não introduz um átomo cyclonev_pll_lvds_output entre o PLL e o ALTLVDS_RX megafunção durante a síntese.

    Resolução

    A solução alternativa é inserir o seguinte átomo entre o PLL e o LVDS_RX:

    cyclonev_pll_lvds_output #(
    .pll_loaden_enable_disable("verdade"),
    .pll_lvdsclk_enable_disable("verdadeira")
    ) stratixv_pll_lvds_output_inst (
    .ccout({loaden_from_pll, fclk_from_pll}),
    .loaden(loaden_to_lvds),
    .lvdsclk(fclk_to_lvds)
    );

    Se o destino for um dispositivo Stratix® V, você pode alterar o nome para stratixv_pll_lvds_output.

    Isso está programado para ser corrigido em uma versão futura do software Quartus II.

    Produtos relacionados

    Este artigo aplica-se a 10 produtos

    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Stratix® V GT
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA SoC Cyclone® V ST
    FPGA Cyclone® V E

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.