Você encontrará este erro de síntese se você conectar um PLL e ALTLVDS_RX megafunção no modo PLL externo, e a comutação do clock PLL estiver habilitada. Este erro ocorre porque o software Quartus® II não introduz um átomo cyclonev_pll_lvds_output entre o PLL e o ALTLVDS_RX megafunção durante a síntese.
A solução alternativa é inserir o seguinte átomo entre o PLL e o LVDS_RX:
cyclonev_pll_lvds_output #(
.pll_loaden_enable_disable("verdade"),
.pll_lvdsclk_enable_disable("verdadeira")
) stratixv_pll_lvds_output_inst (
.ccout({loaden_from_pll, fclk_from_pll}),
.loaden(loaden_to_lvds),
.lvdsclk(fclk_to_lvds)
);
Se o destino for um dispositivo Stratix® V, você pode alterar o nome para stratixv_pll_lvds_output.
Isso está programado para ser corrigido em uma versão futura do software Quartus II.