ID do artigo: 000076282 Tipo de conteúdo: Mensagens de erro Última revisão: 28/02/2018

Erro: o parâmetro "phase_shift" do contador de saída pll é definido para um valor ilegal do <n>ns node 'pll_ip:inst|pll_ip_0002:pll_ip_inst|altera_pll:altera_pll_i|geral[1].gpll~PLL_OUTPUT_COUNTER'.</n>

Ambiente

  • Intel® Quartus® Prime Standard Edition
  • IOPLL Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    No Cyclone® V, as especificações abaixo darão um erro de ajuste. Além disso, a frequência de VCO é mais do que a frequência especificada na ficha técnica.

    Entrada de 33,0 MHz

    Saída 1: Mudança de fase de 132 MHZ de 0,0 graus

    Saída 2: Mudança de fase de 158,4 MHz de 5,0 graus

    A frequência de VCO relatada será de 1584,0 MHz.

    Resolução

    Isso ocorre devido a um bug na versão Intel® Quartus® Cyclone® V PLL Megawizard. Para contornar esse problema, crie o PLL com a especificação acima no QSYS e adicione-o ao projeto.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone® V e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.