ID do artigo: 000076293 Tipo de conteúdo: Solução de problemas Última revisão: 25/06/2020

O que pode fazer com que as Interfaces de memória externa Intel® Stratix® 10 FPGA IP não retornem os dados de leitura imediatamente antes de um longo tempo ocioso?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.1, a última explosão de dados de leitura pode não retornar prontamente no modo Read Modify Write (RMW).

O comando leitura é executado sempre que houver um novo comando, uma atualização ou uma pré-carga automática. Esta última explosão de leitura atrasada pode causar redução de eficiência.

Resolução

Para resolver este problema, certifique-se de que a atualização seja executada periodicamente por especificação DDR4, se a opção Atualização do Usuário estiver ativada, ou ligue a opção Habilitar a pré-carga automática do usuário e execute o comando de pré-carga automática para todas as transações.

Consulte as Interfaces de memória externa Intel® Stratix® 10 FPGA ip para obter mais detalhes.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 20.2.

 

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.