No documento das Diretrizes de conexão da família de dispositivos Intel® Arria® 10 versão 2018.3.30 e anterior, a descrição dos pinos nIO_PULLUP diz "Se você ligar este pino ao VCC, certifique-se de que todos os pinos de E/S do usuário e pinos de E/S de uso duplo estejam na lógica-0 antes e durante a configuração". Isso está incorreto. Os pinos de E/S podem ser conduzidos para a lógica 0 ou 1 após o POR.
O documento Intel® Arria® de 10 diretrizes de conexão de pinos da família de dispositivos será atualizado na versão 2019.07.01 para indicar que os pinos de E/S e pinos de E/S de dupla purpse podem ser conduzidos para logic-0 ou logic-1 após POR.