ID do artigo: 000076326 Tipo de conteúdo: Solução de problemas Última revisão: 02/11/2018

Existe algum problema com a descrição do pino nIO_PULLUP nas diretrizes de conexão Intel® Arria® 10 dispositivos da família de dispositivos?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No documento das Diretrizes de conexão da família de dispositivos Intel® Arria® 10 versão 2018.3.30 e anterior, a descrição dos pinos nIO_PULLUP diz "Se você ligar este pino ao VCC, certifique-se de que todos os pinos de E/S do usuário e pinos de E/S de uso duplo estejam na lógica-0 antes e durante a configuração". Isso está incorreto. Os pinos de E/S podem ser conduzidos para a lógica 0 ou 1 após o POR.

 

Resolução

O documento Intel® Arria® de 10 diretrizes de conexão de pinos da família de dispositivos será atualizado na versão 2019.07.01 para indicar que os pinos de E/S e pinos de E/S de dupla purpse podem ser conduzidos para logic-0 ou logic-1 após POR.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 SX SoC

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.