ID do artigo: 000076354 Tipo de conteúdo: Solução de problemas Última revisão: 09/08/2017

O Viterbi IP suporta 1/3 código-mãe com alta taxa de punção?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Viterbi Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, o Viterbi IP suporta 1/3 código-mãe com uma taxa de perfuração alta (por exemplo, taxa de código 70/72). No entanto, devido à alta taxa de erro, quadro de mensagem curta, terminação de tailbiting e se o rastreamento (TB) não for longo o suficiente, o IP pode não prever corretamente o ponto de partida/término da treliça, e o IP eventualmente decodifica o quadro incorretamente.

Resolução

Assumindo que a rastreabilidade (TB) seja de 105 bits, o comprimento do quadro da mensagem é de 70 bits, codificado usando terminação de tailbiting e a taxa de código é 70/72. Neste caso, o decodificador Viterbi é muito ruim para corrigir erros.  Portanto, cada quadro de entrada deve ser alimentado consecutivamente três vezes (dois comprimentos de rastreamento TB0 TB1), seguido por um número de zeros (TB2). O primeiro e o segundo quadros de saída ainda podem conter erros porque o IP não pode prever corretamente o ponto de partida/término da treliça, mas sem nenhum erro no terceiro quadro de saída. Portanto, ignore o primeiro e o segundo quadros de saída para este caso.

Produtos relacionados

Este artigo aplica-se a 9 produtos

FPGA Arria® II GZ
FPGAs Arria® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Cyclone® IV
FPGAs Cyclone® V e FPGAs SoC
FPGAs Stratix® IV
FPGAs Intel® MAX® 10
FPGAs Stratix® V
FPGA Arria® II GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.