ID do artigo: 000076360 Tipo de conteúdo: Solução de problemas Última revisão: 14/09/2017

Qual é o tamanho máximo de carga que eu posso emitir o PCI Express Hard IP na interface Avalon-ST TX?

Ambiente

    Intel® Quartus® II Subscription Edition
    PCI Express*
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
    Hard IP para PCI Express* Arria® V GZ Intel® FPGA IP
    Hard IP para PCI Express* Arria® V Intel® FPGA IP
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
    Hard IP para PCI Express* Cyclone® V Intel® FPGA IP
    IP_Compiler para PCI Express*
    Hard IP para PCI Express* Stratix® V Intel® FPGA IP
    Hard IP para PCI Express* com SR-IOV Stratix® V Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

No modo Avalon-ST, a lógica do usuário é necessária para garantir que o TLP TX apresentado ao núcleo PCI* Express IP não seja maior do que o tamanho de carga máxima negociada.

 

 

Resolução

Certifique-se de que aTLP TX apresentada ao núcleo PCI* Express IP não seja maior do que o tamanho de carga máxima negociada.

Produtos relacionados

Este artigo aplica-se a 17 produtos

FPGA Stratix® V GX
FPGAs Arria® II
FPGAs Arria® V e FPGAs SoC
FPGA Intel® Cyclone® 10 GX
FPGA Cyclone® IV GX
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGAs Stratix® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Arria® GX
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.