ID do artigo: 000076375 Tipo de conteúdo: Solução de problemas Última revisão: 08/02/2013

Simulação pós-ajuste para projetos que Arria dispositivos V e Cyclone V com átomos HPS IP podem funcionar incorretamente

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Se o seu projeto atingir um dispositivo Arria V ou Cyclone V e inclui átomos IP do sistema de processador rígido (HPS), simulação pós-ajuste pode funcionar incorretamente nas seguintes circunstâncias:

    • Se a largura hps2fpga dos dados da interface é configurado para 32 ou 128 bits
    • Se a largura fpga2hps dos dados da interface estiver configurada até 32 ou 128 bits
    • Se o hps2fpga usuário clock frequências de saída são outros que 100 MHz
    Resolução

    Atualize o Arquivo de saída Verilog (.vo) gerado pelo EDA Netlist Writer antes da simulação pós-ajuste, da seguinte forma:

    • Adicione um parâmetro nomeado e DATA_WIDTH defina o valor para 32, 64 ou 128 de acordo com o hps2fpga Avançado Largura dos dados da Interface eXtensible (AXI).
    • Adicione um parâmetro nomeado e DATA_WIDTH defina o valor para 32, 64 ou 128 de acordo com a fpga2hps AXI largura dos dados.
    • Adicione parâmetros nomeados H2F_USER0_CLK_FREQe H2F_USER2_CLK_FREQH2F_USER1_CLK_FREQ . Defina os valores desses parâmetros de acordo com as frequências h2f_user0_clkdo , e h2f_user1_clk do h2f_user2_clk usuário clocks, respectivamente.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Arria® V e FPGAs SoC
    FPGAs Cyclone® V e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.