Você pode ver esta mensagem de erro ao segmentar dispositivos Intel® Stratix® 10 MX no software Prime Pro versão 18.0.1 do Intel® Quartus® e você tem um design que inclui duas instâncias do eSRAM Intel® FPGA IP, e ambos os casos compartilham um sinal de clock de referência comum.
Cada instância do eSRAM Intel® FPGA IP requer um clock de referência dedicado devido à sua colocação física no dispositivo.
Para resolver este problema, forneça um clock de referência dedicado para cada instância Intel® IP eSRAM no design. Consulte as diretrizes Intel® Stratix® de conexão de pinos da família de dispositivos Intel® Stratix® 10 para obter mais informações sobre os requisitos de eSRAM Intel® IP pinos.
Uma mensagem de erro mais significativa é gerada a partir do software Intel® Quartus® Prime versão 22.3.