ID do artigo: 000076390 Tipo de conteúdo: Solução de problemas Última revisão: 27/08/2020

Por que o núcleo Intel® Arria® 10 PHYLite IP interface_locked não é afirmado?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a uma limitação conhecida no PHYLite IP Intel® Arria® 10, o sinal interface_locked não afirmará quando todos os pinos de índice de números ímpares em uma via de E/S não foremutilizados como pinos de dados. No entanto, o Intel® Arria® 10 PHYLite IP é totalmente funcional para transferências de dados.

Resolução

Para contornar esse problema, use pelo menos um pino de índice de número ímpar em uma via de E/S (como pin_index 1, 3, 5 ... 11) para os pinos de dados do seu projeto Intel® Arria® 10 PHYLite.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.