ID do artigo: 000076416 Tipo de conteúdo: Solução de problemas Última revisão: 09/01/2020

Por que o testbench de design de exemplo para o hard IP de E-tile de canal único para Ethernet Intel® Stratix® 10 FPGA ip 10GBASE-KR não está completo em Ncsim® ou Xcellium®?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro versão 19.4, o testbench de design de exemplo para E-Tile Hard IP para Ethernet Intel® Stratix® 10 FPGA VARIANTE IP com um único canal de 10GBASE-KR selecionado não será concluído ao usar Ncsim® ou Xcellium®.

Resolução

Para resolver este problema, aumente o número de canais em sua variante 10GBASE-KR para maior que '1' ao simular o design de exemplo com Ncsim ou Xcellium.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro versão 20.1.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX
FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.