Por que vários exemplos de projeto de IP falham no Kit de desenvolvimento soC do transceptor da série Intel Agilex® 7 FPGA?

Os núcleos Intel® FPGA IP a seguir geram projetos de exemplo para o Kit de desenvolvimento do transceptor SoC série Intel Agilex® 7 FPGA com configurações VID incorretas.

1) Serial Lite IV Intel® FPGA IP

2) Interlaken (2ª Geração) Intel® FPGA IP

3) Intel® FPGA IP Ethernet de velocidade tripla

4) Intel® FPGA IP de reconfiguração dinâmica E-Tile

5) Hard IP Tile E para Ethernet e CPRI PHY Intel® FPGA IP

6) JESD204B Intel® FPGA IP

7) JESD204C Intel® FPGA IP

8) Subsistema Ethernet Intel® FPGA IP

As configurações VID corretas podem ser encontradas na seção 6.1 Adicionar configurações SmartVID no arquivo Intel® Quartus® Prime QSF do Guia do usuário do Kit de desenvolvimento do transceptor-SoC série Intel Agilex® F.

Atualize os exemplos de projeto com as configurações de VID corretas conforme mostrado abaixo:

set_global_assignment nome PWRMGT_BUS_SPEED_MODE "100 KHZ"
set_global_assignment nome PWRMGT_SLAVE_DEVICE0_ADDRESS 42
set_global_assignment nome PWRMGT_SLAVE_DEVICE1_ADDRESS 00
set_global_assignment nome PWRMGT_SLAVE_DEVICE2_ADDRESS 00
set_global_assignment nome PWRMGT_SLAVE_DEVICE3_ADDRESS 00
set_global_assignment nome PWRMGT_SLAVE_DEVICE4_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE5_ADDRESS 00
set_global_assignment -nome PWRMGT_SLAVE_DEVICE6_ADDRESS 00
set_global_assignment nome PWRMGT_SLAVE_DEVICE7_ADDRESS 00

set_global_assignment -name USE_PWRMGT_SCL SDM_IO0
set_global_assignment nome USE_PWRMGT_SDA SDM_IO12
USE_CONF_DONE SDM_IO16- nome set_global_assignment
set_global_assignment -nome VID_OPERATION_MODE "PMBUS MASTER"

set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT "LINEAR FORMAT"
set_global_assignment nome PWRMGT_LINEAR_FORMAT_N "-13"
set_global_assignment nome PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS

Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.