ID do artigo: 000076457 Tipo de conteúdo: Mensagens de erro Última revisão: 27/10/2020

Erro: o indicador de erro de paridade de endereço/comando de exportação não pode ser usado se a latência de paridade addr/CMD estiver desabilitada. A latência de paridade do addr/CMD é controlada na seção Configurações de registro de modo d...

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces e controladores de memória
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema na versão 20.3 do software Intel® Quartus® Prime Pro Edition, você pode ver este erro ao ativar a® opção "Indicador de erro de paridade de endereço de exportação/comando" na opção Intel Agilex 7 FPGA DDR4 EMIF IP.

Resolução

Gere a Intel Agilex® 7 FPGA DDR4 EMIF IP sem a opção "Indicador de erro de paridade de endereço/comando de exportação" ativada.

Abra o arquivo IP (.ip) com um editor de texto e habilite a configuração "AC_PARITY_LATENCY" com valores válidos.

Mudança de:

          DDR4_AC_PARITY_LATENCY_DISABLE

Para:

          DDR4_AC_PARITY_LATENCY_4

 

Os valores AC_PARITY_LATENCY válidos são 4, 5, 6 e 8.

 

Consulte a ficha técnica do fornecedor de memória para obter mais detalhes sobre o valor de latência de paridade de endereço/comando a ser aplicado.

Em seguida, regenere o IP com a opção "Indicador de erro de paridade de endereço de exportação/comando" ativada.

Outras informações

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 20.4.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.