ID do artigo: 000076458 Tipo de conteúdo: Solução de problemas Última revisão: 12/09/2012

Por que o sinal rx_st_bardec falha em afirmar para a implementação da minha Stratix V PCI Express?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O rx_st_bardec de saída não está funcionando corretamente para as variantes da porta raiz do hard IP Stratix® V para PCI Express IP® Core. O sinal rx_st_bardec falha ao afirmar para o primeiro ciclo de dados de TLPs MRd, MWr, IOWR e IORD quando o endereço da TLP corresponde ao intervalo de endereços de uma BARRA.

Resolução A solução alternativa é implementar a lógica de decodificação DE BAR para portas raiz na lógica do usuário para determinar qual BARRA (BAR0 ou BAR1) é um alvo de TLP. Você pode determinar as configurações de BARRA a partir do software de configuração da porta raiz. Como alternativa, você também pode determinar as configurações decodificando as Gravações de configuração do tipo 0 que a porta raiz envia no Avalon-ST para configurar os registros DE BARRA na porta raiz.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.