ID do artigo: 000076464 Tipo de conteúdo: Solução de problemas Última revisão: 28/06/2012

Teste do cliente RapidIO IP Core Falha na simulação para algumas variações Arria V com frequência de clock de referência de referência incomparável

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    O testbench para uma função RapidIO MegaCore x1 de 5,00 Gbaud variação que visa um dispositivo Arria V pode falhar na simulação porque de uma frequência de clock de referência que causa incompatibilidades de pedidos de byte do transceptor RX.

    Resolução

    Para evitar esse problema, defina a frequência do clock de referência como 200 MHz ou 500 MHz no editor de parâmetros RapidIO antes de gerar sua função RapidIO MegaCore.

    Este problema é corrigido na versão 11.1 SP2 do RapidIO MegaCore Função.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix®

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.