ID do artigo: 000076491 Tipo de conteúdo: Solução de problemas Última revisão: 22/04/2020

Por que eu vejo saída de frequência de áudio incorreta do núcleo Intel® FPGA IP HDMI RX quando o modo de link de taxa fixa (FRL) está habilitado?

Ambiente

    Intel® Quartus® Prime Pro Edition
    HDMI* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com o núcleo hdmi Intel® FPGA IP RX, a saída de áudio é quebrada quando o modo FRL está habilitado.

O clock de áudio interno é recuperado incorretamente do clock do link com base no número recebido de pixels por clock(N) e valores de CTS no modo FRL.

O áudio funciona corretamente no modo de sinalização diferencial minimizada de transição (TMDS).

Resolução

Não há trabalho em torno deste problema no modo FRL. Se possível, use o modo TMDS.
Este problema foi corrigido na versão 20.1 do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.