ID do artigo: 000076497 Tipo de conteúdo: Solução de problemas Última revisão: 18/01/2017

Por que os sinais de status rx_latency_adj e tx_latency_adj 1588 habilitados para 1G/2,5G/5G/10G Ethernet de várias taxas não estão estáveis após a reinicialização?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet multitaxa PHY 1G 2.5G 5G 10G Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido ao comportamento de propriedade intelectual (IP), você pode verificar que o valor de rx_latency_adj e tx_latency_adj está mudando para uma certa quantidade de iterações antes que elas se fixem em um valor fixo.

Resolução

Nenhuma solução alternativa é necessária. Este é um comportamento esperado. O valor de latência válido é o valor fixo após determinada quantidade, se iterações. O valor de latência muda após a reinicialização, uma vez que é calculado estatisticamente, portanto, exigem certa quantidade de iterações antes que se fixe em um valor fixo.

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGA Arria® V GX
FPGA Arria® V SX SoC
FPGA Arria® V GT
FPGA Arria® V ST SoC
FPGA Arria® V GZ
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.