ID do artigo: 000076518 Tipo de conteúdo: Mensagens de erro Última revisão: 11/09/2019

Erro(18090): as interfaces de memória externa e PHYLite devem compartilhar sinais comuns de clock e redefinir quando limitados à mesma coluna de E/S.

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memória externa Intel® Arria® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime versão 19.2 ou anterior, você pode ver a mensagem de erro do ajuste quando você não estiver compartilhando o mesmo clock e redefinindo sinais em vários Intel Arria® 10 EMIF IP na mesma coluna de E/S. Esta mensagem está incorreta e você pode seguir as diretrizes descritas no guia do usuário Intel Arria 10 EMIF IP. Para colocar várias interfaces na mesma coluna de E/S, você deve garantir que os sinais de reinicialização global (global_reset_n) para cada interface individual venham todos do mesmo pino de entrada ou sinal.

     

    Resolução

    Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.