ID do artigo: 000076521 Tipo de conteúdo: Solução de problemas Última revisão: 25/06/2020

Por que o valor de terminação paralela de entrada não é mostrado no relatório Intel® Quartus® de encaixe Prime para pinos de entrada e pinos bidirecionais?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memória externa Intel® Arria® 10 FPGA IP
  • Interfaces de memória externa Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    A partir do software Intel® Quartus® Prime Pro Edition versão 19.3, terminações de entrada usando OCT paralelo são relatadas no Intel Quartus Prime Fitter > Plan Stage > Input Pins ou Pinos Bidir como Terminação de entrada = ON.

    As versões Intel Quartus do software Prime Pro Edition relataram OCT paralelo com o valor de rescisão. Um exemplo é Paralelo de 60 Ohm com calibração.

    Não há solução alternativa necessária, pois este é apenas um problema de relatórios. O valor de rescisão paralela é definido corretamente nos arquivos de projeto compilados com o valor definido no Editor de atribuição ou no caso do IP EMIF conforme definido no arquivo IP .qip gerado.

    Resolução

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 20.1.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Intel® Cyclone® 10 GX
    FPGAs Intel® Arria® 10 e FPGAs SoC
    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.