Problema 338064: Volume 1, Mitigação do seu capítulo 9 para dispositivos Arria® V, versão 2015.06.12
Na página 9-8, a seção Sincronização diz o seguinte:
O CRC_ERROR é sempre baixa durante o cálculo do CRC para um mínimo de 32 ciclos de clock. Quando ocorre um erro, o pino é impulsionado alto quando o EMR é atualizado ou os ciclos de 32 clocks se passaram, o que ocorrer por último. Portanto, você pode começar a recuperar o conteúdo do EMR na borda ascendente do CRC_ERROR pino. O pino permanece alto até que o quadro atual seja lido e, em seguida, rebaixado para baixo por um mínimo de 32 ciclos de clock.
Mas isso está incorreto. Ele deve ser definido da seguinte forma:
O CRC_ERROR pino de CRC_ERROR é sempre baixa durante o cálculo do CRC. Quando ocorre um erro, o bloco rígido EDCRC leva 32 ciclos de clock para atualizar o EMR, o pino é impulsionado alto quando o EMR é atualizado. Portanto, você pode começar a recuperar o conteúdo do EMR na borda ascendente do CRC_ERROR pino. O pino permanece alto até que o quadro atual seja lido e depois rebaixado novamente para ciclos de 32 clocks.
Figura 9-5 estados Cálculo de CRC (ciclos mínimos de 32 clocks), mas deve conter cálculo de CRC (32 ciclos de clock).
Problema 162661: Configuração, segurança de projeto e atualizações do sistema remoto em dispositivos Arria V, versão 2013.6.11
A página 8-6 diz "As tensões de configuração suportadas são de 2,5, 3.0 e 3,3 V para todos os dispositivos Arria V, exceto para dispositivos Arria V GZ. As tensões de configuração suportadas Arria dispositivos V GZ são de 2,5 e 3,3 V."
Isso está incorreto, os Arria V GZ suportam 2,5 e 3,0 V.
Problemas 156379: redes de clock e PLLs em dispositivos Arria V, versão 2013.05.06
Há duas balas para requisitos ao usar a comutação automática do clock, a primeira está incorreta. Diz:
"Ambas as entradas do clock devem estar funcionando."
O objetivo da comutação automática do clock é alternar entre os clocks se um parar de funcionar. O requisito real é que ambos os clocks precisem ser executados quando a FPGA estiver configurada. A bala deve dizer:
"Ambas as entradas de clock devem estar funcionando quando o FPGA estiver configurado."
Problema 137947: Recursos de E/S em Arria V, versão 2013.6.21
A Tabela 5-11 indica que o sinal de entrada de 3,3V não é suportado quando VCCIO =2,5V no suporte de E/S MuliVolt. A tabela está incorreta e o VCCIO de 2,5V pode suportar um sinal de entrada de 3,3V.
Problema 140058: Arria V, versão 3.3
fout para um dispositivo de nível de velocidade -3 está ausente em tabela 25. o fout para um dispositivo de nível de velocidade -3 é o mesmo que um dispositivo de -4 velocidades.
Problema 87336: Recursos de E/S em Arria V, versão 2012.12.04
Na Tabela 5.24, o padrão de E/S selecionável para Rt OCT com calibração mostra que o Rt OCT de SSTL-15 classe I, Classe II e SSTL-15 (Ohms) é 20/25/30/40/50/60/120 está incorreto. A tabela será atualizada para refletir conforme abaixo:
O Rt OCT com calibração no seguinte padrão de E/S deve ser corrigido:
SSTL-15 Classe I – 50 Ohms
SSTL-15 Classe II – 50 Ohms
SSTL-15 – 20, 30, 40, 60, 120 Ohms
Problemas resolvidos:
Problema 41645: Básicos de interfaces de dispositivos e integração para dispositivos Arria V, versão 1.2
Este capítulo foi integrado ao manual do dispositivo, as atualizações incluem a remoção de 1,8V como fonte de alimentação válida para configuração serial ativa.
Problema 44730: Recursos de E/S em dispositivos Arria V, versão 1.2
OCT para saídas LVCMOS de 1,5V é compatível.
Problema 32735: Recursos de E/S em dispositivos Arria V, versão 1.0
Nota 2 para a tabela 5-4 atualizada para recomendar o uso do diodo de fixação no chip quando o sinal de entrada é de 3,0V ou 3,3V.
Problema 391244: Recursos de E/S em dispositivos Arria V, versão 1.0
Tabela 5-3 atualizada para mostrar que a única resistência de corrente suportada para LVCMOS de 3,3V é de 2 mA.
Problema 391245: Recursos de E/S em dispositivos Arria V, versão 1.0
Tabela 5-3 atualizada para mostrar os pontos fortes de corrente suportados para LVTTL de 3,3V é de 4 mA e 8mA.