ID do artigo: 000076563 Tipo de conteúdo: Solução de problemas Última revisão: 03/02/2016

Por que vejo solicitações de leitura ou gravação derrubadas ao simular o Hard IP para PCI Express Avalon®-MM DMA?

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o testbench gerado pelo Catálogo de IP ou pelo Designer de plataforma, você verá transações derrubadas se seus problemas de teste espaçarem (de volta para trás) a memória ler ou escrever a partir do Ponto final (para o Rootport). Isso se aplica à memória Avalon® mapeada com variantes DMA.

Resolução

Para resolver este problema, aumente o tempo entre suas solicitações de upstream.

A Intel recomenda o uso de um modelo funcional de barramento de porta raiz (BFM) comercial de terceiros para verificação de produção do PCIe Hard IP.

Este problema não está programado para ser corrigido em uma futura versão Intel® Quartus® Software Prime.

Produtos relacionados

Este artigo aplica-se a 16 produtos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.