ID do artigo: 000076566 Tipo de conteúdo: Mensagens de erro Última revisão: 11/02/2013

Erro interno: subsistema: HSSI, arquivo: /quartus/periph/hssi/hssi_logical_physical_mapping.cpp, linha: 563

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 12.1 ou mais recente do software Quartus® II, você pode ver este erro interno se tiver várias entradas da porta rx_cdr_refclk no PHY nativo Stratix® V conectado ao mesmo pino de refclk .
Por exemplo, esse erro pode ocorrer se as portas rx_cdr_refclk(0) e rx_cdr_refclk(1) estiverem conectadas à refclk1 do pino.

Resolução

Para evitar esse problema, conecte cada entrada de clock do PLL CDR ao seu próprio pino de refclk .

Este problema foi corrigido a partir da versão 13.0 do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GX
FPGA Stratix® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.