ID do artigo: 000076584 Tipo de conteúdo: Solução de problemas Última revisão: 07/10/2020

Por que o Hard IP de E-Tile para Ethernet não consegue alcançar o alinhamento de PCS RX e vincular-se com êxito quando reconfigurado dinamicamente de PCS MAC de 100 GbE com variante RS-REC para PCS MAC de 100 GbE sem RS-FEC?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Controlador de reconfiguração do transceptor PHY Intel® FPGA IP
    Ethernet
    Controlador de reinicialização do transceptor PHY Stratix® 10 20
    Controlador de reconfiguração do transceptor Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um erro no Guia do usuário do E-Tile Hard IP, um registro do controlador de reinicialização necessário ao alternar de PCS MAC 100G com modo RS-FEC para PCS MAC 100G não está documentado.


O E-Tile RS-FEC inclui uma porta chamada rsfec_signal_ok. Ao realizar reconfiguração dinâmica de um modo para outro, o controlador de reinicialização espera que este sinal se afirme como parte da sequência de reinicialização. No entanto, no modo não RS-FEC, este sinal não afirmará, isso resulta no canal ficando preso na reinicialização ao alternar do modo 100G RS-FEC para o modo não RS-FEC.

O bit[5] do registro do controlador de reinicialização não documentado no endereço 0x313 instrui o controlador de redefinição a ignorar a porta rsfec_signal_ok porta.

Resolução

Este registro do controlador de reset E-Tile não documentado é usado corretamente no exemplo de design de reconfiguração dinâmica Ethernet E-Tile 100G.

  • Ao mudar de PCS MAC 100G com RS-FEC para PCS MAC de 100G sem modo RS-FEC definido bit[5] de registro 0x313
  • Ao mudar de PCS MAC 100G não RS-FEC para PCS MAC de 100G com bit limpo RS-FEC [5] de registro 0x313

Essas informações ausentes foram adicionadas à versão serão adicionadas para a versão UG-20160|2020.12.14 do guia do usuário hard IP de E-Tile para Ethernet.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.