ID do artigo: 000076597 Tipo de conteúdo: Solução de problemas Última revisão: 29/10/2015

** Aviso nofile(37) em região protegida.

Ambiente

    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Você pode experimentar o aviso acima ao simular um controlador de memória DDR3 UniPHY baseado em VHDL com ModelSim. Quando o controlador de memória DDR3 é gerado em VHDL, todos os submodulados Verilog e SystemVerilog são criptografados para permitir simulação com um simulador de linguagem única. Se ocorrer um aviso no arquivo criptografado, uma mensagem enigmática como a acima será gerada.
Resolução

Certifique-se de que os arquivos DDR3 estejam sendo compilados no pedido especificado no arquivo msim_setup.tcl no diretório _sim. Qualquer arquivo compilado fora de ordem pode resultar no aviso acima.

Se você ainda ver o aviso acima após compilar os arquivos na ordem correta, você precisará criar um controlador de memória DDR3 UniPHY baseado em Verilog e usar os arquivos Verilog e SystemVerilog não criptografados no lugar do fileset criptografado para isolar a fonte do aviso. Isso requer um simulador de linguagem dupla, como o ModelSim SE.

Produtos relacionados

Este artigo aplica-se a 19 produtos

FPGA Cyclone® V GT
FPGA SoC Cyclone® V SX
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® IV GX
FPGAs Stratix® III
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA Stratix® IV E

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.