Certifique-se de que os arquivos DDR3 estejam sendo compilados no pedido especificado no arquivo msim_setup.tcl no diretório _sim. Qualquer arquivo compilado fora de ordem pode resultar no aviso acima.
Se você ainda ver o aviso acima após compilar os arquivos na ordem correta, você precisará criar um controlador de memória DDR3 UniPHY baseado em Verilog e usar os arquivos Verilog e SystemVerilog não criptografados no lugar do fileset criptografado para isolar a fonte do aviso. Isso requer um simulador de linguagem dupla, como o ModelSim SE.