ID do artigo: 000076610 Tipo de conteúdo: Solução de problemas Última revisão: 13/01/2019

Por que a Intel® Cyclone® 10 DDR3 IP emif_usr_clk frequência simula de forma imprecisa?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema com o Intel® Cyclone® 10 DDR3 IP, o design de exemplo gerado simula a frequência emif_usr_clk de forma imprecisa.

    Por exemplo, se o design de exemplo for definido com uma frequência de clock de memória = 533,33 MHz, taxa de clock da lógica do usuário = trimestre e o PLL_refclk = 133,33 MHz, o emif_usr_clk esperado deve simular em 133,33 MHz.

    No entanto, você pode observar o emif_usr_clk a 7,52ns = 133 MHz no visualizador de forma de onda de simulação.

    Resolução

    A solução alternativa é editar manualmente o arquivo de projeto de simulação (por exemplo, o caminho do diretório pode parecer o seguinte: /emif_c10_0_example_design/sim/ip/ed_sim/ed_sim_emif_c10_0/altera_emif_c10_180/sim/ed_sim_emif_c10_0_altera_emif_c10_*_*.v).


    Para o exemplo abaixo, pesquise os parâmetros e edite-os para o valor de período correto para corresponder à frequência desejada.

    1445:                . PLL_VCO_FREQ_MHZ_INT (533),

    1446:                . PLL_VCO_TO_MEM_CLK_FREQ_RATIO (1),

    1447:                . PLL_PHY_CLK_VCO_PHASE (2),

    1448:                . PLL_VCO_FREQ_PS_STR ("1876 ps"),

    1449:                . PLL_REF_CLK_FREQ_PS_STR ("7504 ps"),

    1450:                . PLL_REF_CLK_FREQ_PS (7504),

    1451:                . PLL_SIM_VCO_FREQ_PS (1880),

    1452:                . PLL_SIM_PHYCLK_0_FREQ_PS (3760),

    1453:                . PLL_SIM_PHYCLK_1_FREQ_PS (7520), // exemplo: mude este valor de 7520 para 7500

    1454:                . PLL_SIM_PHYCLK_FB_FREQ_PS (7520), // exemplo: mude este valor de 7520 para 7500

    1455:                . PLL_SIM_PHY_CLK_VCO_PHASE_PS (470),

    1456:                . PLL_SIM_CAL_SLAVE_CLK_FREQ_PS (7520), // exemplo: mude este valor de 7520 para 7500

    1457:                . PLL_SIM_CAL_MASTER_CLK_FREQ_PS (7520), // exemplo: mude este valor de 7520 para 7500

     

    Após salvar os parâmetros editados, execute novamente a simulação para refletir a frequência correta.

     

     

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Cyclone® 10

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.