O IP LPDDR2 tem um recurso chamado rastreamento de DQS que afeta a largura de banda disponível para o aplicativo do usuário. O rastreamento de DQS é necessário para manter a sincronização correta do sinal para garantir que os dados de um acesso de leitura LPDDR2 são amostrados corretamente no FPGA em todas as frequências do clock de memória.
O rastreamento de DQS é composto por duas partes:
- Amostra: uma amostra de DQS é tirada após cada ciclo de atualização de memória
- Atualização: Quando amostras suficientes foram tiradas, ocorre um ciclo de atualização de rastreamento do DQS que pode levar vários microssegundos. Sua duração depende da largura da interface, pois os atrasos de E/S DQS são atualizados sequencialmente. Durante uma atualização de rastreamento de DQS, os acessos no barramento do controlador LPDDR2 Avalon estão ociosos. O IP não permite que o usuário agende a atualização de rastreamento do DQS.
É altamente recomendável que você execute simulações de RTL de seus padrões de acesso para avaliar os efeitos do rastreamento de DQS e qualquer impacto na funcionalidade ou eficiência do seu sistema.
Se LPDDR2 não for adequado para sua aplicação, é recomendável considerar a próxima solução de memória externa de potência mais baixa, que é DDR3L, onde o requisito de rastreamento de DQS depende da frequência e há opções para desativá-la conforme descrito neste KDB.