Na versão 19.2 ou anterior do software Intel® Quartus® Prime Pro Edition, ao criar um exemplo de design com o hard IP de 10 E-Tile de Intel® Stratix® para Ethernet - 10 Gbps e 25 Gbps, a frequência padrão do clock de referência é estabelecida como 322 MHz na GUI de propriedade intelectual. No entanto, quando o exemplo de projeto é gerado, a frequência do clock de referência (i_clk_ref) é mapeada para PIN_AN13 do devkit de integridade de sinal Intel® Stratix® 10 TX com frequência de 156 MHz. Consequentemente, o exemplo de projeto não funciona corretamente.
Para resolver este problema no software Intel® Quartus® Prime Pro Edition versão 19.2 ou anterior, altere a atribuição QSF do clock de referência (i_clk_ref) para PIN_AN15 no kit de desenvolvimento de integridade de sinal Intel® Stratix® 10 TX que tem uma frequência padrão de 322 MHz, ou mude a frequência do clock de referência para 156 MHz na GUI IP.
Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 19.3.