ID do artigo: 000076626 Tipo de conteúdo: Solução de problemas Última revisão: 09/09/2020

Por que o CDR não trava no modo 25G ao usar o Hard IP de E-Tile para Ethernet quando a frequência de® referência PHY é definida como 312,5 MHz no Intel® Stratix® 10 e nos dispositivos Intel Agilex 7?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 20.4 e anterior, o CDR não pode bloquear no modo 25G ao usar o Hard IP de E-Tile para Ethernet quando a frequência de referência do PHY é definida como 312,5 MHz.

 

 

 

 

Resolução

Este problema não tem solução alternativa, pois os 312,5 MHz não estão na faixa suportada para o IP E-Tile PHY. Em vez disso, use uma frequência de clock de referência de 156,25 MHz ou 322,265625MHz.

 

Esta opção de frequência do clock de referência de 312,5 MHz é fixa no software Intel® Quartus® Prime Pro Edition versão 21.1.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.