ID do artigo: 000076630 Tipo de conteúdo: Mensagens de erro Última revisão: 14/08/2017

Erro (12077): instância de nó "altera_mult_add_rtl2" instanciada com parâmetro desconhecido "ACCUM_SLOAD_PIPELINE_SCLR"

Ambiente

  • Intel® Quartus® Prime Standard Edition
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema com o Cyclone® V FPGA ALTMULT_COMPLEX IP no software Intel® Quartus® Prime Standard Edition versão 17.0, você poderá ver o erro acima durante a compilação se o tipo de arquivo de variação IP for VHDL.

    Resolução

    Para resolver este problema, use o tipo de arquivo de variação de IP Verilog.

    Este problema é corrigido a partir do Intel® Quartus® versão 18.0 do Software Prime Standard Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Cyclone® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.