ID do artigo: 000076636 Tipo de conteúdo: Solução de problemas Última revisão: 19/05/2017

Por que meus TLPs não publicados não aparecem na interface AVST de recepção?

Ambiente

    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Conforme descrito nos guias do usuário para o Hard IP for PCI Express* Avalon-ST Interface, a entrada rx_st_mask atrasará todos os TLPs não postados quando afirmado.

Resolução

Para resolver este problema, certifique-se de que rx_st_mask entrada de rx_st_mask seja descontinuada quando desejar receber TLPs não postados na interface AVST Rx.

Produtos relacionados

Este artigo aplica-se a 12 produtos

FPGAs Stratix® V
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGA Stratix® IV GX
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Arria® V e FPGAs SoC
FPGAs Arria® II
FPGA Cyclone® IV GX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Stratix® IV GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.