O erro de ajuste ocorre porque a lógica de transceptor-reset-sequência do transceptor-reset da Ethernet de velocidade tripla é clockada por um clock de referência e o clock de referência dedicado do Cyclone® IV GX FPGA para transceptores não pode ser roteado para a rede global de clocks.
O patch a seguir fornece uma solução para garantir que o erro de encaixe não ocorra em dispositivos CYCLONE IV GX devido à limitação global da rede de clock.
Baixe o seguinte patch do software Quartus® II versão 10.1SP1 1.77:
- Patch 1.77 do software Quartus II versão 10.1SP1 para Windows
- Software Quartus II versão 10.1SP1 patch 1.77 para Linux
- Software Quartus II versão 10.1SP1 ReadMe para patch 1.77
Cuidado:
Você deve ter instalado o software Quartus II v10.1 SP1 anteriormente ou instalar o software Quartus II v10.1 SP1 antes de instalar este patch. Caso contrário, o patch não será instalado corretamente e o software Quartus II não será executado corretamente.
Após instalar o patch, regenere sua Ethernet de velocidade tripla Intel® FPGA IP antes de compilar seu projeto.