ID do artigo: 000076646 Tipo de conteúdo: Documentação e informações do produto Última revisão: 30/05/2017

Como corrigir violações de sincronização entre o c2p_write_clk e o pll_write_clk para um design Stratix V DDR3?

Ambiente

    Intel® Quartus® II Subscription Edition
    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para um design Stratix® V DDR3 UniPHY, você pode ver violações de sincronização em caminhos de dados entre os domínios c2p_write_clk e pll_write_clk clock.

Resolução

Para resolver essas violações de tempo de espera, siga as etapas abaixo:

1) No arquivo ip-<IP_variation_name>if0_pll0.sv, definido

parâmetro WRITE_CLK_PHASE = "938 ps"

2) No arquivo ip-<IP_variation_name>if0_p0_parameters.tcl, definido

set::GLOBAL_mem_if_ddr3_emif_example_design_example_if0_p0_pll_phase(PLL_WRITE_CLK) 270.0

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.