ID do artigo: 000076675 Tipo de conteúdo: Solução de problemas Última revisão: 05/05/2021

Por que a simulação do eSRAM Intel® FPGA IP visando o Intel® Stratix® 10 usando Mentor* ModelSim* mostra dados de leitura incorretos?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao simular o eSRAM Intel® FPGA IP visando os dispositivos Intel® Stratix® 10 com Mentor* ModelSim*, você pode observar dados de leitura incorretos devido a opções de simulação incorretas.

Resolução

Para resolver este problema, adicione a opção abaixo no arquivo msim_setup.tcl:

definir USER_DEFINED_VERILOG_COMPILE_OPTIONS "+define+ESRAM_SIM"

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.