ID do artigo: 000076677 Tipo de conteúdo: Solução de problemas Última revisão: 07/10/2020

O parâmetro De latência pronta é suportado ao usar o Hard IP de E-Tile para Ethernet Intel® FPGA IP Core no modo 100G com PTP habilitado?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet
  • Ethernet de baixa latência de 100G Intel® FPGA IP para Arria® 10 e Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um bug no software Intel® Quartus® Prime Pro Edition, o E-Tile Hard IP para Ethernet Intel® FPGA IP Core no modo 100G permite incorretamente que o parâmetro De latência pronta seja selecionado quando o modo PTP estiver habilitado.
    O parâmetro De latência pronta não é suportado no HARD IP de E-Tile para Ethernet Intel® FPGA IP Core no modo 100G, se PTP estiver habilitado?

    Ao usar o Hard IP E-Tile para Ethernet Intel® FPGA IP Core no modo 100G com PTP habilitado, a Latência pronta é fixa em zero.

    Resolução

    Não existe solução alternativa para este problema.

    Este problema foi corrigido a partir da versão v20.2 do software Intel® Quartus® Prime Pro Edition removendo o parâmetro De latência pronta da GUI IP quando o modo PTP é selecionado.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Intel® Stratix® 10 DX
    FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.