ID do artigo: 000076678 Tipo de conteúdo: Mensagens de erro Última revisão: 22/06/2020

Erro: intel_pcie_ptile_ast_0.dummy_user_avmm_rst tem um associatedClock de "p0_hip_reconfig_clk" que não foi encontrado

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema com a Intel® FPGA P-Tile Avalon® streaming de IP para PCI* Express, um erro do formulário mostrado acima será visto se a opção "Habilitar a interface de tempo de conclusão" estiver selecionada na GUI IP. Isso é devido à interface de tempo de conclusão estar incorretamente associada ao hip_reconfig_clk. Este erro impede que o IP seja gerado.

    Resolução

    No v20.1 do Intel® Quartus® Prime Pro Edition do software, nenhuma solução alternativa para este problema existe, gere o IP com a opção "Habilitar a interface de tempo de conclusão" desativada.

    Este problema foi corrigido a partir do v20.2 do Intel® Quartus® Prime Pro Edition do software.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 DX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.