ID do artigo: 000076685 Tipo de conteúdo: Solução de problemas Última revisão: 21/08/2012

Por que o meu núcleo PCI Express sempre tx_out HiZ durante a simulação?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao simular o seu núcleo PCI Express®, você pode observar que o núcleo PCI Express parece sair do reset corretamente e iniciar a inicialização do link, mas não conclui a inicialização do link e a porta tx_out[n] parece estar continuamente no estado HiZ.

Isso pode ser o resultado da sua configuração de testbench, especificamente a configuração do barramento test_in para acelerar a simulação serial.

Resolução

Para resolver este problema, configure o seu testbench para acelerar a inicialização do link, configurando test_in[0] = 1.

Para simulação, é recomendável que você defina test_in[39:0] = 0x0AD ou 0x0A9.

O significado desses bits está listado abaixo:

[7] = Desabilitar o gerenciamento de energia

[5] = Desabilitar o núcleo ao entrar no modo de conformidade

[3] = FPGA modo

[2] = Desabilitar a scrambling

[0] = Acelere a simulação serial

 

 

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V GX
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Stratix® V GT

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.