Para atingir o desempenho de 10 IOPLL de 10 Intel® Stratix® conforme especificado na ficha técnica do dispositivo Intel Stratix 10, limite o número de pinos de comutação simultânea (SSO) interminados dentro de um banco de IO para o número especificado na tabela abaixo, para cada força atual.
|
Resistência da corrente do pino SSO (mA) |
Número máximo de pinos SSO |
Incremento de treme por pino SSO (ps/pino) |
|
16 |
17 |
8 |
|
12 |
21 |
7 |
|
10 |
27 |
6 |
|
8 |
36 |
4 |
Se a sua aplicação precisar de pinos não definidos para alternar simultaneamente, a especificação de tremedeira de saída PLL será impactada pela quantidade especificada na tabela. As especificações da interface de memória externa não são impactadas, pois o efeito do jitter adicional é contabilização nas taxas de dados máximas suportadas por Intel Stratix 10 dispositivos.
Esta diretriz é aplicável para os seguintes dispositivos:
- Intel Stratix 10 GX ES3 e dispositivos de produção
- Intel Stratix 10 SX ES1, ES2 e dispositivos de produção
A documentação foi atualizada.