ID do artigo: 000076719 Tipo de conteúdo: Solução de problemas Última revisão: 05/08/2015

Devo definir o barramento test_in 0 conforme descrito nas seções Sinais de interface de teste do compilador IP para o Guia do usuário PCI Express?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Isso é um erro no documento. Não faça isso.

Resolução

A Intel recomenda a configuração test_in = 0x3A8 para hardware ou 0x3A9 para simulação.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Cyclone® IV GX
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Arria® II GZ

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.