ID do artigo: 000076722 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o recurso de comutação de clock não funciona corretamente ao realizar uma simulação de um loop Stratix de fase aprimorada (PLL) usando dois clocks alinhados?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição O recurso de comutação do clock não simula corretamente neste caso devido a um problema com os modelos PLL no Quartus®SOFTWARE II versão 2.2. Quando as bordas ascendentes dos dois clocks PLL ocorrem ao mesmo tempo, o modelo de simulação PLL perde a borda do clock do segundo clock de entrada durante uma comutação de clock.

Este problema não ocorrerá se seus dois clocks não estiverem alinhados à borda.

Este problema foi corrigido no software Quartus II versão 2.2 SP1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.