ID do artigo: 000076753 Tipo de conteúdo: Solução de problemas Última revisão: 04/06/2018

Por Intel® Cyclone® de desenvolvimento V GT falhou na configuração com a compressão habilitada?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Intel® Cyclone® V GT Development Kit não será configurado ao usar bitstream compactado no flash devido ao Intel® MAX®V amarrou um dos bits MSEL a 0.

Resolução

Modifique o design Intel® Max® V em pfl_control.vhd que está na pasta "hdl" da pasta de instalação do Kit de desenvolvimento.

Vá para a linha 397, você observará (msel <= "ZZZ0Z";). Mude para (msel <= "ZZZZZ";).

Isso permitirá que o MSEL seja selecionado de acordo com o DIPSW (Dip Switch) da placa. Certifique-se da seleção correta do MSEL de acordo com seu modo de configuração.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.