ID do artigo: 000076773 Tipo de conteúdo: Documentação e informações do produto Última revisão: 07/04/2014

Como os pinos de IO que migram para NC são configurados pelo software Quartus II, ao compilar um design voltado para dispositivos Arria V, Cyclone V ou Stratix V, com dispositivos de migração selecionados?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao compilar um design voltado para dispositivos Arria® V, Cyclone® V ou Stratix® V, com dispositivos de migração selecionados, os pinos de IO que migram para NC serão configurados de acordo com as configurações de pinos não utilizadas em todo o projeto no software Quartus® II. Por padrão, isso é definido como "Como entrada tri-definida com pull-up fraco".

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.