ID do artigo: 000076778 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Por que meu código VHDL usando a função absoluta (abs) não funciona corretamente no software MAX PLUS® II? (Synplicity Synplify versão 5.1)

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Há um erro de síntese no software Syplify versão 5.1 ao usar a função absoluta (abs) em seu arquivo de design VHDL. Alguns valores incorretos são dados quando os valores negativos são passados por esta função.

Este problema foi corrigido nas versões do software Synplify 5.1.5a, 5.2.1 e posterior, que podem ser baixadas no site do Synplicity.

 A Synplify recomenda que você leia as Notas de versão antes de instalar a versão 5.1.5a do software Synplify.

 

O software Synplify versão 5.2.1 inclui a versão 5.1.5a, bem como suporte para a™ família de dispositivos APEX 20K.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.