Erro (10198): erro de HDL verilog em altpciexpav_stif_a2p_vartrans.v(145): a direção de seleção de peças é oposta à direção do índice de prefixo
Erro (10784): erro de HDL em altpciexpav_stif_a2p_vartrans.v(65): consulte a declaração do objeto "AdTrWriteData_i"
Erro (12152): não é possível elaborar a hierarquia do usuário "fam_system_altera_pcie_a10_hip_170_qrwnsly:pcie_avmm_m|altpciexpav_stif_app:g_avmm.g_avmm.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans"
Devido a uma limitação no PCIe Hard IP FPGA Avalon® de memória Intel® Arria® 10 FPGA Avalon®, você pode encontrar este erro durante a compilação se os seguintes parâmetros estiverem selecionados nas Configurações mapeadas de memória Avalon:
- Avalon de endereço mapeado de memória definido para 32 bits
- Tamanho das páginas de endereço definidas como 4 GByte - 32 bits
Você pode definir 64 bits na configuração Avalon de largura do endereço mapeado de memória e, em seguida, a tradução do endereço não será necessária. Caso contrário, você pode configurar para 2 GByte - 31bits ou menor no tamanho da configuração de páginas de endereço.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 18.0.