ID do artigo: 000076788 Tipo de conteúdo: Solução de problemas Última revisão: 27/07/2012

Erro interno: subsistema: TIS_RC, Arquivo: /quartus/tsm/tis/tis_physical_timing_api.cpp, linha: 1334

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Durante a compilação de um design que visa um Arria V ou Cyclone dispositivo V, a compilação pode falhar com o erro

Internal Error: Sub-system: TIS_RC, File: /quartus/tsm/tis/tis_physical_timing_api.cpp, Line: 1334

Este erro pode ocorrer se o seu projeto tiver um bloco M10K alto Uso.

Resolução

Se o seu design contiver regiões do LogicLock, permita que o Fitter para colocar elementos de memória fora de sua região atribuída LogicLock executando as seguintes etapas:

  1. Na janela Regiões LogicLock, clique com o botão direito do mouse uma região do LogicLock e, em seguida, clique em Propriedades.
No Membros lista do Propriedades Diálogo caixa, selecione elementos de projeto.
  • Clique em Editar. A caixa de diálogo Editar nó caixa é aberta.
  • Em Tipos de elemento excluídos, clique em Editar. A caixa de diálogo Tipos de elemento excluídos é aberta.
  • Em tipos de elementos excluídos, ligue a Memória.
  • Se o seu projeto não conter regiões do LogicLock, ou se permitir o fitter para colocar elementos de memória fora de seu LogicLock atribuído regiões não resolvem o erro, adicione a seguinte linha ao arquivo quartus.ini para o seu projeto:

    fitter_rams_disallow_packed_mode = on

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.