ID do artigo: 000076797 Tipo de conteúdo: Solução de problemas Última revisão: 13/08/2018

Por que o mestre Avalon MM trava ao enviar uma solicitação de leitura para o cliente de caixa de correio Intel® Stratix® 10 FPGA IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Base do cliente de caixa de correio Altera® S10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O cliente de caixa de correio Intel® Stratix® 10 FPGA IP contém alguns registros somente de gravação que não retornam dados de leitura quando o mestre Avalon MM emite uma solicitação de leitura a eles. Assim, o Avalon MM pode ser travado se estiver esperando uma resposta do cliente de caixa de correio Intel Stratix 10 FPGA IP. Uma gravação em registros somente leitura não causará nenhum problema, uma vez que Avalon MM suporta gravação postada que não aguarda resposta de conclusão de gravação. Este problema pode acontecer em qualquer mestre Avalon MM, por exemplo, JTAG para Avalon Master Bridge IP ou Nios II processador que suporta solicitações de leitura e gravação.

Resolução

Este problema é corrigido no software Intel Quartus® Prime Pro versão 18.0.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.